Latch je digitální obvod, který okamžitě převádí svůj výstup podle svých vstupů. K implementaci zámků používáme různá logická hradla. V tomto článku uvidíme definici západek, typů západek jako SR, gated SR, D, gated D, JK a T s její pravdivostní tabulkou a diagramy a výhodami a nevýhodami západky.

Obsah

• Co jsou západky?
• Typy západek
• Západka SR
• Gated SR západka
• D Západka
• Gated D západka
• JK Latch
• T Západka
• Výhody západek
• Nevýhody západek

Co jsou západky?

Latche jsou digitální obvody, které uchovávají jeden bit informace a uchovávají jeho hodnotu, dokud není aktualizována novými vstupními signály. Používají se v digitálních systémech jako dočasné úložné prvky pro ukládání binárních informací. Západky lze realizovat pomocí různých digitálních logických hradel, jako jsou např A , NEBO brány , NOT, NAND a NOR.

Západky jsou široce používány v digitálních systémech pro různé aplikace, včetně ukládání dat, řídicích obvodů a klopných obvodů. K realizaci se často používají v kombinaci s jinými digitálními obvody sekvenční obvody , jako jsou stavové automaty a paměťové prvky.

Definice západek

Západky jsou základní úložné prvky, které pracují s úrovněmi signálu (spíše než s přechody signálu). Západky ovládané hodinovým přechodem jsou žabky . Západky jsou zařízení citlivá na úroveň. Západky jsou užitečné pro návrh asynchronní sekvenční obvod . Západky jsou sekvenční obvody se dvěma stabilními stavy. Ty jsou citlivé na vstup Napětí použito a nezávisí na hodinovém pulsu. Klopné obvody, které nepoužívají hodinový impuls, se označují jako západka.

Typy západek v digitální elektronice

V digitální elektronice jsou různé typy západek:

• SR západky
• Gated SR západky
• D Západky
• Gated D západky
• JK Západky
• T Laches

Západka SR

S-R západky, tj. západky Set-Reset jsou nejjednodušší formou západek a jsou implementovány pomocí dvou vstupů: S (Set) a R (Reset). Vstup S nastaví výstup na 1, zatímco vstup R resetuje výstup na 0. Když jsou oba vstupy S a R na 1, říká se, že západka je v nedefinovaném stavu. Jsou také známé jako přednastavené a jasné stavy. Západka SR tvoří základní stavební kameny všech ostatních typů klopných obvodů.

Pravdivostní tabulka SR Latch

Níže uvedená tabulka představuje pravdivostní tabulka západky SR.

Logický diagram SR Latch

SR Latch je logický obvod s:

• 2 křížově vázané hradlo NOR nebo 2 křížově vázané hradlo NAND.
• 2 vstup S pro SET a R pro RESET
• 2 výstup Q, Q’.

Níže uvedený logický diagram představuje použití SR západky Brána NAND .

Níže uvedený logický diagram představuje použití SR latch NOR Brána .

Různé případy SR západky

Různé případy SR západky jsou diskutovány níže.

Případ 1: S’ = R’ = 1 (S = R = 0)

Pokud Q = 1, vstupy Q a R' pro 2. hradlo NAND jsou oba 1.

Pokud Q = 0, vstupy Q a R' pro 2. hradlo NAND jsou 0 a 1 v tomto pořadí.

Případ 2: S’ = 0, R’ = 1 (S = 1, R = 0)

• Protože S' = 0, výstup 1. brány NAND, Q = 1 ( Stav SET ).
• V druhé bráně NAND, protože vstupy Q a R' jsou 1, Q'=0.

Případ 3: S’ = 1, R’ = 0 (S = 0, R = 1)

• Protože R'=0, výstup 2. hradla NAND, Q' = 1.
• V prvním bráně NAND, protože vstupy Q a S jsou 1, Q = 0 ( Stav RESET ).

Případ 4: S’ = R’ = 0 (S = R = 1)

Když S = R = 1, Q i Q' se stanou 1, což není povoleno. Vstupní podmínka je tedy zakázána.

Gated SR západka

Gated SR latch je SR latch se vstupem povolení, který funguje, když je povolení 1, a zachovává předchozí stav, když je povolení 0.

Pravdivostní tabulka Gated SR Latch

Níže uvedená tabulka představuje pravdivostní tabulku západky Gated SR.

Logický diagram Gated SR Latch

Níže uvedený logický diagram představuje hradlovou SR západku.

Logický diagram Gated SR Latch

D Západka

D západky jsou také známé jako transparentní západky a jsou implementovány pomocí dvou vstupů: D (Data) a hodinového signálu. Výstup západky sleduje vstup na svorce D, dokud je hodinový signál vysoký. Když hodinový signál klesne na nízkou úroveň, výstup západky se uloží a podrží až do další vzestupné hrany hodin.

Pravdivostní tabulka D západky

Níže uvedená tabulka představuje pravdivostní tabulku D západka.

Logický diagram D západky

Níže uvedený logický diagram představuje D západku.

Logický diagram D západky

Gated D západka

Západka D je podobná západce SR s několika provedenými úpravami. Zde se vstupy vzájemně doplňují. D latch je zkratka pro data latch, protože tato západka dočasně ukládá jeden bit.

Pravdivostní tabulka Gated D Latch

Níže uvedená tabulka představuje pravdivostní tabulku Gated D západky.

Logický diagram Gated D Latch

Níže uvedený logický diagram představuje hradlovou D západku.

JK Latch

Západka JK má dva vstupy J a K. Výstup se přepne, když jsou vstupy J a K vysoké. JK latch je stejně jako SR latch, ale eliminuje nedefinovaný stav SR latch.

Tabulka pravdy JK Latche

Níže uvedená tabulka představuje pravdivostní tabulku západky JK.

Logický diagram JK Latche

Níže uvedený logický diagram představuje západku JK.

Logický diagram JK Latche

T Západka

Když jsou JK vstupy západky JK zkratovány, dostaneme T západka. V T latch se výstupy přepínají, když jsou vstupy vysoké.

Logický diagram T Latch

Níže uvedený logický diagram představuje T západku.

Logický diagram T Latch

Výhody západek

Některé z výhod západek jsou uvedeny níže.

1. Snadná implementace: Západky jsou jednoduché digitální obvody, které lze snadno implementovat pomocí základních digitální logika brány.
2. Malá spotřeba energie: Západky spotřebovávají méně energie ve srovnání s jinými sekvenčními obvody jako jsou žabky.
3. Vysoká rychlost: Západky mohou pracovat při vysokých rychlostech, takže jsou vhodné pro použití ve vysokorychlostních digitálních systémech.
4. Nízké náklady: Západky jsou levné na výrobu a lze je použít v levných digitálních systémech.
5. Všestrannost: Západky lze použít pro různé aplikace, jako je ukládání dat, řídicí obvody a klopné obvody.

Nevýhody západek

Některé z nevýhod západek jsou uvedeny níže.

1. Žádné hodiny: Západky nemají hodinový signál pro synchronizaci svých operací, takže jejich chování je nepředvídatelné.
2. Nestabilní stav: Západky se mohou někdy dostat do nestabilního stavu, když jsou oba vstupy na 1. To může mít za následek neočekávané chování v digitálním systému.
3. Složité načasování: Časování západek může být složité a obtížně specifikovatelné, takže jsou méně vhodné pro aplikace řízení v reálném čase.

Závěr

Můžeme dojít k závěru, že západky se nejčastěji používají v digitálních obvodech pro různé účely. Latches rychle mění svůj výstup s ohledem na nový vstup. Různé druhy západek zahrnují západku SR, západku s bránou, západku D, západku s bránou D, západku JK a západku T.

Odkaz

Zde je několik knih, ve kterých se můžete podívat na další informace o západkách:

1. Digitální design: Principy a postupy od Johna F. Wakerlyho
2. Návrh digitálních systémů pomocí VHDL od Charlese H. Rotha a Lizy Kurian John
3. Digitální obvodová analýza a návrh Victora P. Nelsona a H. Troye Naglea
4. Digitální design a počítačová architektura od Davida Harrise a Sarah Harris
5. Základy digitální logiky s designem Verilog od Stephena Browna a Zvonka Vranesiče

Tyto knihy poskytují komplexní přehled digitální logiky, včetně zámků, a pokrývají různá témata, jako je návrh a implementace, simulace a ověřování digitálních obvodů.

DIGITÁLNÍ ELEKTRONIKA – Atul P. Godse, paní Deepali A. Godse

Západky – často kladené dotazy

Jaké jsou typy západek?

Mezi typy západek patří SR, Gated SR, D, Gated D, JK a T.

Kde se používají západky?

Západky se používají v hodinách jako úložné jednotky.

herečka zeenat aman

Kolik bitů může západka uložit?

Latch může ukládat jednobitová data.

Má Latch paměť?

Ano, latch je paměťový prvek s 1bitovým úložištěm.