Klopný obvod SR je 1-bitové paměťové bistabilní zařízení se dvěma vstupy, tj. SET a RESET. Vstup SET 'S' nastavuje zařízení nebo vytváří výstup 1 a vstup RESET 'R' resetuje zařízení nebo vytváří výstup 0. Vstupy SET a RESET jsou označeny jako S a R , resp.
Flip flop SR znamená flip flop 'Set-Reset'. Resetovací vstup se používá k návratu klopného obvodu do jeho původního stavu z aktuálního stavu s výstupem 'Q'. Tento výstup závisí na nastavených a resetovaných podmínkách, které jsou buď na logické úrovni '0' nebo '1'.
Klopný obvod NAND gate SR je základní klopný obvod, který poskytuje zpětnou vazbu z obou svých výstupů zpět na protilehlý vstup. Tento obvod se používá k uložení jednoho datového bitu do paměťového obvodu. Takže klopný obvod SR má celkem tři vstupy, tj. 'S' a 'R' a proudový výstup 'Q'. Tento výstup 'Q' souvisí s aktuální historií nebo stavem. Termín „klopný obvod“ se vztahuje ke skutečnému provozu zařízení, protože jej lze „překlopit“ do stavu logického nastavení nebo „převrátit“ zpět do stavu opačného logického resetu.
Klopný obvod NAND Gate SR
Set-resetový klopný obvod můžeme implementovat spojením dvou křížově spřažených 2vstupových hradel NAND dohromady. V klopném obvodu SR je z každého výstupu na jeden z dalších vstupů hradla NAND připojena zpětná vazba. Zařízení má tedy dva vstupy, tj. Set 'S' a Reset 'R' se dvěma výstupy Q a Q. Níže je blokové schéma a schéma zapojení klopného obvodu S-R.
Blokové schéma:
Kruhový diagram:
Stav nastavení
Ve výše uvedeném diagramu, když je vstup R nastaven na hodnotu false nebo 0 a vstup S je nastaven na hodnotu true nebo 1, hradlo NAND Y má vstup 0, který vytvoří výstup Q' 1. Hodnota Q' je vybledl na hradlo NAND 'X' jako vstup 'A' a nyní jsou oba vstupy hradla NAND 'X' 1 (S=A=1), což vytvoří výstup 'Q' 0.
Nyní, pokud se vstup R změní na 1 a 'S' zbývá 1, vstupy hradla NAND 'Y' jsou R=1 a B=0. Zde je jeden ze vstupů také 0, takže výstup Q' je 1. Takže klopný obvod je nastaven nebo blokován s Q=0 a Q'=1.
Resetovat stav
Výstup Q' je 0 a výstup Q je 1 ve druhém stabilním stavu. Je dán vztahem R = 1 a S = 0. Jeden ze vstupů hradla NAND 'X' je 0 a jeho výstup Q je 1. Výstup Q se změní na hradlo NAND Y jako vstup B. Oba vstupy tedy Brána NAND A jsou nastaveny na 1, proto Q' = 0.
Nyní, pokud je vstup S změněn na 0 s 'R' zbývající 1, výstup Q' bude 0 a nedojde k žádné změně stavu. Stav resetování klopného obvodu byl tedy zablokován a akce nastavení/resetování jsou definovány v následující pravdivostní tabulce:
Z výše uvedené pravdivostní tabulky můžeme vidět, že když jsou vstupy 'S' a reset 'R' nastaveny na 1, výstupy Q a Q' budou buď 1 nebo 0. Tyto výstupy závisí na stavu vstupu S nebo R před vstupní podmínka existuje. Takže když jsou vstupy 1, stavy výstupů zůstávají nezměněny.
Podmínka, ve které jsou oba stavy vstupů nastaveny na 0, je považována za neplatnou a je třeba se jí vyhnout.