v Brána SR NAND bistabilní obvodu, je nedefinovaná vstupní podmínka SET = '0' a RESET = '0' zakázána. To je nevýhoda žabky SR. Tento stav:
- Přepište akci blokování zpětné vazby.
- Vynutit, aby oba výstupy byly 1.
- Ztratit kontrolu vstupem, který nejprve přejde na 1 a druhý vstup zůstane '0', kterým je ovládán výsledný stav západky.
Potřebujeme střídač aby se to nestalo. Měnič zapojíme mezi vstupy Set a Reset pro výrobu dalšího typu klopného obvodu tzv D žabka , Delay flip flop, D-type bistabilní, D-type flip flop.
unix vytvořit adresář
D flip flop je nejdůležitější flip flop z jiných taktovaných typů. Zajišťuje, že současně oba vstupy, tj. S a R, nejsou nikdy rovny 1. Klopný obvod Delay je navržen pomocí hradlové SR klopný obvod s invertorem zapojeným mezi vstupy umožňujícím jeden vstup D(Data).
Tento jediný datový vstup, který je označen jako „D“, se používá místo vstupu „Set“ a pro doplňkový vstup „Reset“ se používá měnič. Úroveň-citlivý klopný obvod typu D nebo D je tedy konstruován z klopného obvodu SR citlivého na úroveň.
Takže zde S=D a R= ~D (doplněk D)
Blokové schéma
Kruhový diagram
Víme, že klopný obvod SR vyžaduje dva vstupy, tj. jeden pro „SET“ výstupu a druhý pro „RESETOVÁNÍ“ výstupu. Pomocí invertoru můžeme nastavit a resetovat výstupy pouze s jedním vstupem, protože nyní se dva vstupní signály vzájemně doplňují. V klopném obvodu SR, když jsou oba vstupy 0, tento stav již není možný. Jde o nejednoznačnost, kterou odstraňuje doplněk v D-flip flopu.
V D klopném obvodu je jediný vstup 'D' označován jako 'Datový' vstup. Když je datový vstup nastaven na 1, klopný obvod by byl nastaven, a když je nastaven na 0, klopný obvod by se změnil a resetoval by se. To by však bylo zbytečné, protože výstup klopného obvodu by se vždy změnil při každém impulsu aplikovaném na tento datový vstup.
Vstup 'CLOCK' nebo 'ENABLE' se používá, aby se tomu zabránilo pro izolaci datového vstupu od blokovacích obvodů klopného obvodu. Když je hodinový vstup nastaven na true, vstupní podmínka D se pouze zkopíruje na výstup Q. To tvoří základ dalšího sekvenčního zařízení označovaného jako D Flip Flop .
Když je hodinový vstup nastaven na 1, 'set' a 'reset' vstupy klopného obvodu jsou oba nastaveny na 1. Takže nezmění stav a uloží data přítomná na jeho výstupu předtím, než došlo k přechodu hodin. Jednoduše řečeno, výstup je „zablokován“ buď na 0 nebo 1.
stahujte videa z youtube na vlc
Pravdivostní tabulka pro Flip Flop typu D
Symboly ↓ a ↑ označují směr hodinového pulsu. Flip flop typu D převzal tyto symboly jako hranové spouštěče.