SR Flip Flop nebo Set-Reset flip Flop má spoustu výhod. Má však následující problémy s přepínáním:
- Když jsou vstupy Set 'S' a Reset 'R' nastaveny na 0, tomuto stavu se vždy zabrání.
- Když vstup Set nebo Reset změní svůj stav, zatímco vstup povolení je 1, dojde k nesprávné blokovací akci.
JK Flip Flop odstraňuje tyto dvě nevýhody SR Flip Flop .
The JK žabka je jedním z nejpoužívanějších klopných obvodů v digitálních obvodech. JK flip flop je univerzální flip flop se dvěma vstupy 'J' a 'K'. Na klopném flopu SR jsou 'S' a 'R' zkrácená zkrácená písmena pro Set a Reset, ale J a K nikoli. J a K jsou sama o sobě autonomní písmena, která jsou vybrána tak, aby odlišila design klopného obvodu od jiných typů.
JK flip flop funguje stejným způsobem jako SR flip flop. Flip flop JK má flip flop 'J' a 'K' místo 'S' a 'R'. Jediný rozdíl mezi klopným obvodem JK a klopným obvodem SR je v tom, že když jsou oba vstupy klopného obvodu SR nastaveny na 1, obvod vytváří neplatné stavy jako výstupy, ale v případě klopného obvodu JK nejsou žádné neplatné stavy, i když oba Flip flopy 'J' a 'K' jsou nastaveny na 1.
JK Flip Flop je hradlový SR klopný obvod, který má navíc obvody pro vstup hodin. Neplatný nebo neplatný výstupní stav nastane, když jsou oba vstupy nastaveny na 1 a je zabráněno přidáním hodinového vstupního obvodu. Takže klopný obvod JK má čtyři možné vstupní kombinace, tj. 1, 0, „beze změny“ a „přepnout“. Symbol klopného flopu JK je stejný jako SR bistabilní západka kromě přidání hodinového vstupu.
Blokové schéma:
Kruhový diagram:
V klopném obvodu SR jsou oba vstupy 'S' a 'R' nahrazeny dvěma vstupy J a K. To znamená, že vstup J a K odpovídá S a R, v tomto pořadí.
Dvě 2vstupová hradla AND jsou nahrazena dvěma 3vstupovými hradly NAND. Třetí vstup každého hradla je připojen k výstupům na Q a Q'. Křížová vazba klopného obvodu SR umožňuje použít předchozí neplatnou podmínku (S = '1', R = '1') k vytvoření 'přepínací akce', protože dva vstupy jsou nyní propojeny.
Pokud je obvod „nastaven“, vstup J je přerušen z polohy „0“ Q' přes spodní hradlo NAND. Pokud je obvod 'RESET', vstup K je přerušen z 0 pozic Q přes horní hradlo NAND. Protože Q a Q' jsou vždy různé, můžeme je použít k ovládání vstupu. Když jsou oba vstupy 'J' a 'K' nastaveny na 1, JK přepíná flip flop podle dané pravdivostní tabulky.
Tabulka pravdy:
Když jsou oba vstupy klopného obvodu JK nastaveny na 1 a hodinový vstup je také pulzní 'High', pak ze stavu SET do stavu RESET bude obvod přepnut. Flip flop JK funguje jako přepínací flip flop typu T, když jsou oba jeho vstupy nastaveny na 1.
JK flip flop je vylepšený taktovaný SR flip flop. Ale stále trpí tím 'závod' problém. K tomuto problému dochází, když se stav výstupu Q změní dříve, než má časovací impuls na vstupu hodin čas přejít 'Vypnuto' . Abychom se tomuto období vyhnuli, musíme dodržet krátké časové období plus období (T).