Full Adder je sčítačka, která přidává tři vstupy a vytváří dva výstupy. První dva vstupy jsou A a B a třetí vstup je vstup přenášený jako C-IN. Výstupní přenos je označen jako C-OUT a normální výstup je označen jako S, což je SUM. C-OUT je také známý jako detektor většiny 1, jehož výstup je vysoký, když je vysoký více než jeden vstup. Úplná logika sčítačky je navržena takovým způsobem, že může vzít osm vstupů dohromady a vytvořit sčítačku o šířce bajtů a kaskádovat přenosový bit z jedné sčítačky do druhé. používáme úplnou sčítačku, protože když je k dispozici přenosný bit, musí být použita další 1bitová sčítačka, protože 1bitová poloviční sčítačka nezabírá bit přenosu. 1bitová úplná sčítačka přidá tři operandy a generuje 2bitové výsledky.

Úplná tabulka pravdivosti zmije:

Logický výraz pro SUM: = A' B' C-IN + A' B C-IN' + A B' C-IN' + A B C-IN = C-IN (A' B' + A B) + C-IN' (A' B + A B') = C-IN XOR (A XOR B) = (1,2,4,7)

Logický výraz pro C-OUT: = A’ B C-IN + A B’ C-IN + A B C-IN’ + A B C-IN = A B + B C-IN + A C-IN = (3,5,6,7)

Další forma, ve které lze C-OUT implementovat: = A B + A C-IN + B C-IN (A + A') = A B C-IN + A B + A C-IN + A' B C-IN = A B (1 +C-IN) + A C- IN + A' B C-IN = A B + A C-IN + A' B C-IN = A B + A C-IN (B + B') + A' B C-IN = A B C-IN + A B + A B' C-IN + A' B C-IN = A B (C-IN + 1) + A B' C-IN + A' B C-IN = A B + A B' C-IN + A' B C -IN = AB + C-IN (A' B + A B')

Proto COUT = AB + C-IN (A EX – NEBO B)

Úplný logický obvod Adder.

Implementace Full Adder pomocí Half Adder:

K implementaci úplné sčítačky jsou zapotřebí 2 poloviční sčítačky a brána OR.

S tímto logickým obvodem lze sečíst dva bity, přičemž se přenese přenos z nejbližšího nižšího řádu velikosti a přenos se odešle do dalšího vyššího řádu.

Implementace Full Adder pomocí hradel NAND: Implementace Full Adder pomocí hradel NOR:

K implementaci úplné sčítačky je zapotřebí celkem 9 hradel NOR. Ve výše uvedeném logickém výrazu by člověk poznal logické výrazy 1bitové poloviční sčítačky. 1bitovou plnou sčítačku lze provést kaskádováním dvou 1bitových polovičních sčítaček.

Výhody a nevýhody plné sčítačky v digitální logice

Výhody Full Adder v digitální logice:

1. Flexibilita: Plný had může přidat tři informační bity, díky čemuž je flexibilnější než poloviční zmije. Lze jej rovněž použít pro sčítání vícebitových čísel spojením různých úplných sčítaček dohromady.

2. Informace o přepravě: Plná zmije má přenosový vstup, který jí umožňuje provádět rozšíření vícebitových čísel a řetězit různé sčítačky dohromady.

3. Rychlost: Úplný had pracuje extrémně rychle, což je rozumné pro použití v rychlých počítačových obvodech.

Nevýhody plné sčítačky v digitální logice:

1. Složitost: Úplný had je více ohromující než poloviční zmije a vyžaduje více částí, jako je XOR, AND nebo potenciálně vchody. Stejně tak je náročnější na realizaci a plánování.

2. Odložení propagace: Celý obvod zmije má proliferační zpoždění, což je čas, který trvá, než se výsledek změní ve světle úpravy informací. To může způsobit problémy s časováním v počítačových obvodech, zejména v rychlých rámcích.

Aplikace plné sčítačky v digitální logice:

1. Aritmetické obvody: Úplné sčítačky se používají v matematických obvodech k sečtení dvojnásobných čísel. V okamžiku, kdy jsou různé úplné sčítačky sdruženy v řetězci, mohou sčítat vícebitová párová čísla.

rozdíl mezi binárním stromem a binárním vyhledávacím stromem

2. Nakládání s daty: Úplné sčítačky se používají v aplikacích pro zpracování informací, jako je pokročilé zpracování signálů, šifrování informací a oprava chyb.

3. Počítadla: Úplné sčítačky se používají v čítačích k přidání nebo snížení počtu o jednu.

4.Multiplexory a demultiplexery: Úplné sčítačky se používají v multiplexorech a demultiplexorech pro výběr a informace o kurzu.

5. Paměť má tendenci: Úplné sčítačky se používají v obvodech adresování paměti k vytvoření umístění konkrétní oblasti paměti.

6. ALU: Úplné sčítačky jsou základní součástí racionálních jednotek pro žonglování čísel (ALU) používaných v čipových a počítačových signálových procesorech.