logo

Poloviční sčítačka v digitální logice

Úvod:

Poloviční sčítačka je digitální logický obvod, který provádí binární sčítání dvou jednobitových binárních čísel. Má dva vstupy, A a B, a dva výstupy, SUM a CARRY. Výstup SUM je nejméně významný bit (LSB) výsledku, zatímco výstup CARRY je nejvýznamnější bit (MSB) výsledku, který indikuje, zda došlo k přenosu ze sečtení dvou vstupů. Poloviční sčítačku lze implementovat pomocí základních hradel, jako jsou hradla XOR a AND.

Jistě, zde je podrobnější vysvětlení obvodu poloviční sčítačky:



Poloviční sčítačka je základním stavebním kamenem pro složitější sčítací obvody, jako jsou plné sčítačky a vícebitové sčítačky. Provádí binární sčítání dvou jednobitových vstupů, A a B, a poskytuje dva výstupy, SUM a CARRY.

Výstup SUM je nejméně významný bit (LSB) výsledku, což je XOR dvou vstupů A a B. Hradlo XOR implementuje operaci sčítání pro binární číslice, kde 1 je generována na výstupu SUM pouze tehdy, když je ze vstupů je 1.

Výstup CARRY je nejvýznamnější bit (MSB) výsledku, který indikuje, zda došlo k přenosu ze sečtení dvou vstupů. Výstup CARRY je AND dvou vstupů A a B. Hradlo AND generuje 1 na výstupu CARRY, pouze když jsou oba vstupy 1.



Poloviční zmije (HA):

Poloviční sčítačka je nejjednodušší ze všech sčítacích obvodů. Poloviční sčítačka je kombinační aritmetický obvod, který sečte dvě čísla a na výstupu vytvoří součtový bit (s) a přenosový bit (c). Přidání 2 bitů se provádí pomocí kombinovaného obvodu zvaného poloviční sčítačka. Vstupní proměnné jsou augend a addend bity a výstupní proměnné jsou sum & carry bity. A a B jsou dva vstupní bity.

uvažujme dva vstupní bity A a B, pak součtový bit (s) je X-OR z A a B. z funkce poloviční sčítačky je zřejmé, že vyžaduje jedno hradlo X-OR a jedno hradlo AND pro své konstrukce.



Tabulka pravdy:

ha_pravda

Zde provádíme dvě operace Sum a Carry, takže pro odvození výrazu potřebujeme dvě K-mapy, jednu pro každou.

Logický výraz:

Pro součet:

Součet = A XOR B

Pro přenášení:

Nosit = A A B

Implementace:

půlsčítačka

Poznámka: Poloviční sčítačka má pouze dva vstupy a není zde žádné opatření pro přidání přenosu přicházející z bitů nižšího řádu, když se provádí vícenásobné sčítání.

Výhody a nevýhody Half Adder v Digital Logic:

Výhody Half Adder v digitální logice:

1. Jednoduchost: Poloviční zmije je jednoduchý obvod, který vyžaduje několik základních částí, jako jsou XOR AND vchody. Jeho provedení není obtížné a lze jej využít v mnoha pokročilých rámcích.

2. Rychlost: Half zmije pracuje extrémně rychle, což je rozumné pro použití v rychlých počítačových obvodech.

Nevýhody Half Adder v digitální logice:

1. Omezená užitečnost: Poloviční zmije může přidat dvě jednodílná čísla a vytvořit celkový a dopravní bit. Nemůže provádět rozšíření vícebitových čísel, což vyžaduje použití dalších složitých obvodů, jako jsou úplné sčítačky.

2. Nedostatek informací o přenosu: Poloviční had nemá přenosový vstup, což omezuje jeho hodnotu v rozšiřujících úkolech, které vás ohromí. Přenosový vstup je důležitý pro provádění rozšíření vícebitových čísel a pro řetězení četných sčítaček dohromady.

3. Odložení propagace: Obvod polovičního hada má zpoždění šíření, což je čas, který trvá, než se výsledek změní ve světle úpravy informací. To může způsobit problémy s časováním v počítačových obvodech, zejména v rychlých rámcích.

Aplikace poloviční sčítačky v digitální logice:

1. Aritmetické obvody: Poloviční sčítačky se používají v obvodech pro sčítání čísel pro sčítání dvojitých čísel. V okamžiku, kdy jsou různé poloviční sčítačky sdruženy v řetězci, mohou sčítat vícebitová dvojčísla.

2. Nakládání s daty: Poloviční sčítačky se používají v aplikacích pro zpracování informací, jako je počítačové zpracování signálů, šifrování informací a úprava chyb.

3. Rozuzlení adresy: V paměti, která má tendenci, se poloviční sčítačky používají v obvodech pro dešifrování adres k vytvoření umístění konkrétní oblasti paměti.

4. Obvody kodéru a dekodéru: Poloviční sčítačky se používají v obvodech kodéru a dekodéru pro počítačové rámce korespondence.

5.Multiplexory a demultiplexery: Poloviční sčítačky se používají v multiplexorech a demultiplexorech pro výběr a informace o průběhu.

věk dharmendry

6. Počítadla: Poloviční sčítačky se používají v čítačích pro zvýšení počtu o jednu.